IT之家 5 月 5 日消息，Applied Materials（应用材料）美国加州当地时间本月 3 日宣布已就收购后者的 NEXX 大面积先进封装沉积设备业务与 ASMPT 达成最终协议。这笔交易无需监管批准， 预计将在未来几个月内完成 。 应用材料表示， NEXX 的电化学沉积技术将丰富该企业的面板级先进封装技术组合 ，使其能开发细间距 I/O 布线的协同优化解决方案，助力 AI 芯片制造商与系统公司构建更大规模的 AI XPU 加速器，提升最终算力性能。
IT之家 5 月 4 日消息，Red Hat 红帽首席软件工程师 Sally O'Malley 在红帽博客发文，公布了名为 Tank OS 的开源项目。该项目主要利用容器化与无 root 权限（rootless）架构设计，以提升 OpenClaw 安全性，IT之家附项目地址（ https://www.redhat.com/en/blog/building-hardened-image-based-foundation-ai-agents ）。 O'Malley 指出，如果 OpenClaw 配置不当，可能带来误删数据或敏感信息泄露等风险。因此其设计了 Tank OS 项目，其核心思路是将 OpenClaw 运行环境封装进容器中，以打造专门面向 AI 智能体的运行环境，避免宿主系统权限被滥用。 在底层架构方面，Tank OS 构建于 Fedora Linux 及 fedora-bootc 技术之上，主要利用镜像作为完整运行环境，同时支持在同一设备上运行多个 AI 智能体实例，各实例之间相互隔离，彼此不共享凭据及系统资源。 此外，Tank OS 采用不可变（immutable）操作系统设计，系统将内核、运行环境及服务预先定义在镜像中，大部分文件系统保持只读，仅允许有限范围内修改，从而进一步确保安全性。
IT之家 4 月 30 日消息，在北美技术研讨会上，台积电更新公布 SoIC 3D 堆叠技术路线图，明确了未来几年的技术演进方向。 台积电计划缩小现有的 6μm 互连间距，目标到 2029 年缩小至 4.5μm。 IT之家注：SoIC 全称 System on Integrated Chips，是台积电开发的 3D IC 封装技术，通过垂直堆叠多个芯片实现高性能、高密度的集成。 相比传统封装，SoIC 利用混合键合技术实现芯片间的直接互连，大幅缩短信号路径，降低功耗与延迟，适用于高性能计算与 AI 芯片。 在技术路径上，SoIC 主要分为 Face-to-Back（F2B，背对背）和 Face-to-Face（F2F，面对面）两种堆叠方式。F2B 堆叠受限于物理结构，信号必须穿过底部的硅通孔（TSV）和多层金属，不仅增加延迟和功耗，还限制了互连密度。 数据显示，F2B 设计的信号密度仅为 1500 个 / mm²。相比之下，F2F 堆叠通过混合铜键合技术直接连接两块芯片的金属层，无需使用 TSV，信号密度大幅提升至 14000 个 / mm²，让芯片间的通信性能接近片内互连水平。 从纯粹的互连间距来看，台积电在 2023 年实现了相当精细的 9µm 间距，足以支持 AMD Instinct MI300 系列等产品，但第一代 SoIC 仅支持 F2B 设计。台积电在 2025 年把互连间距缩短到 6μm，并预估到 2029 年间距将缩小至 4.5µm。 以上图源：台积电 富士通的 Monaka 处理器是该技术的首个重量级应用。这款面向数据中心的 CPU 拥有 144 个 Armv9 核心，其计算模块采用台积电 N2 工艺制造，并通过 F2F 方式堆叠在 N5 工艺的 SRAM 芯片之上。
IT之家 4 月 28 日消息，京瓷 (KYOCERA) 当地时间 27 日宣布，其成功开发出一款具备高刚性的多层陶瓷芯基板，正在推动该材料的材料商业化。 该基板基于京瓷专有精细陶瓷材料，专为高密度布线和卓越的刚性而设计， 可显著降低先进封装异构集成中的翘曲风险 （IT之家注：表现甚至优于玻璃基板），从而提升大面积封装体的可靠性。 此外，京瓷的多层陶瓷芯基板拥有类似 TSV、TGV 的 层间通孔 ，孔径 75μm、孔距 200μm，支持通过更精细的微加工工艺实现更精细的布线，为封装级别的高速数据传输打下基础。
IT之家 4 月 22 日消息，SK 海力士当地时间今日在韩国忠清北道清州市举行了先进封装设施 P&T7 的奠基仪式，这座总投资 19 万亿韩元 （IT之家注：现汇率约合 882.17 亿元人民币） 、占地面积 23 万平方米的大型后端工厂 将专注于制造 HBM 等 AI 存储器产品 。 P&T7 总洁净室面积约为 15 万平方米 ，其中三层共 6 万平方米为 WLP（晶圆级封装）生产线，目标 2027 年 10 月完工；七层共 9 万平方米为 WT（晶圆测试）生产线，预计 2028 年 2 月完工。 这座大型设施在建设施工阶段平均每天有 320 名工人，高峰时段将有多达 9000 名工人被派驻现场；完工后，P&T7 仍将驻扎约 3000 名工作人员。
IT之家 4 月 21 日消息，半导体制造设备供应商 TOKYO ELECTRON (TEL) 当地时间本月 16 日宣布推出面向切割后单颗芯片测试的芯片探针台 Prexa SDP。 这款设备面向 2.5D / 3D 异构集成流程中的封装前 KGD （IT之家注：已知良品芯片） 筛选工序， 可与传统的晶圆级测试设备一道为先进封装的生产良率提供保障 。 Prexa SDP 搭载 TEL 自研高发热芯片专用温控技术，配备高散热性能及支持高精度主动温控的热控头，可稳定应对高功耗芯片，确保芯片可靠传输与精准 KGD 筛选。 TEL 后道事业部总经理佐藤阳平表示： 对于采用先进封装技术来提升最终良率的半导体产品而言，测试环节比以往任何时候都显得更为重要。此次推出的 Prexa SDP，整合了 TEL 深耕多年的晶圆探针台技术与自研的温控技术，能够满足先进封装制程所需的高测试品质与设备稳定性测试需求。未来我们将持续推进创新性的技术研发，来满足客户的实际需求。
IT之家 4 月 21 日消息，科技媒体 Wccftech 昨日（4 月 20 日）发布博文，报道称 AMD 为了在硅光技术领域应对英伟达的竞争， 将与格罗方德（GlobalFoundries）合作开发下一代 Instinct MI500 AI 加速器的 MRM 共封装光学解决方案。 IT之家注：MRM 全称为 Micro-Ring Modulator，是一种关键的硅光子技术组件，用于高效转换电信号到光信号。该技术利用硅基材料制造微环结构，通过调制光波的相位或强度来传输数据。 共封装光学解决方案（Co-Packaged Optics，简称 CPO）通过减少对铜线的依赖，利用光信号传输数据，从而降低互连延迟并建立 CPU 与 GPU 间的高带宽连接。 基于最新披露的合作细节，格罗方德负责制造光子集成电路，日月光半导体（ASE）负责封装，而 AMD 去年收购的 Enosemi 公司，负责加速相关创新。 MI500 系列将基于比 MI400 更先进的 2nm 工艺打造，由台积电代工。 该加速器将采用 CDNA 6 架构，搭载 HBM4E 内存，其内存带宽将超越 MI400 的 19.6 TB/s。 消息称英伟达同样在推进 CPO 技术，其 Vera Rubin 加速器将采用台积电制造的 PIC，由矽品精密工业（SPIL）负责封装。 对于 Rubin Ultra，英伟达将优先采用 CPO 方案，未来 Feynman 世代 AI 加速器计划全面转向 CPO 技术，彻底淘汰近封装光学技术（NPO）方案。
IT之家 4 月 20 日消息，三星晶圆代工设计解决方案合作伙伴 GAONCHIPS 上周宣布其完成了 1ASIC + 4HBM 异构集成的技术验证，为首款 2.5D 先进封装产品的今年夏季量产打下了基础。 IT之家了解到， GAONCHIPS 测试芯片采用了三星电子的 I-Cube S 技术 。这一方案类似台积电的 CoWoS，应用了硅中介层 (Si Interposer) 结构。GAONCHIPS 与三星电子一道实现了 I-Cube S 的初始设计定义、封装实现、电气验证。 ▲ I-Cube S 示意图 相较于台积电的 CoWoS 和英特尔的 EMIB，三星晶圆代工的 2.5D 集成技术在市场上的热度相对较低。更多的生态参与者有望提升 I-Cube 的吸引力，在 CoWoS 产能紧缺的当下打造一个切实可行的替代选项。
IT之家 4 月 20 日消息，台媒《电子时报》在本月 17 日的报道中提到，台积电 (TSMC) 的 CoPoS 先进封装目前最快预计 2030 年末量产，相较普遍预计显著延后。 CoPoS 以面板 (Panel) 取代 CoWoS 中的晶圆 (Wafer)，这可实现更大的封装面积，提升生产效率、降低制造成本，然而 也面临着均匀与翘曲等亟待解决的问题 。 IT之家附上报道整理的台积电 CoPoS 时间线：2026Q3 启动研发 → 2027Q3 下达中试线设备订单 → 2028Q2 中试线设备导入 → 2029Q3 下达量产设备订单 → 2030Q1 量产线设备导入 → 2030Q4 首批量产品完工。 此外，报道还指出台积电将在 2027 年显著提升 SoIC 先进封装工艺的产能， 从月均 1 万片迅速提升到月均 5 万片 ，应对英伟达的大额需求，这其中一成将用于光电合封（也称共封装光学，即 CPO）。
IT之家 4 月 20 日消息，印度电子与信息技术部长 Ashwini Vaishnaw 昨日在该国奥里萨邦举行了 该国首座 3D 先进封装设施 的动工仪式。 这座后端工厂由美国企业 3D Glass Solutions 通过其印度分支 HIPSPL 设立，重点发展先进异构集成和嵌入式玻璃基板，总投资 194.353 亿卢比（IT之家注：现汇率约合 14.24 亿元人民币），预计 2028 年 8 月启动生产、2030 年 8 月全面投产。 奥里萨邦 3D 先进封装设施 年产能达 7 万片玻璃面板 ，可组装 5000 万个半导体单元和约 1.3 万个先进 3D 异构集成模块。
IT之家 4 月 17 日消息，集邦咨询（Trendforce）昨日（4 月 16 日）发布博文，报道称在财报电话会议上，台积电回应和英特尔 EMIB 封装方案的竞争挑战， 董事长魏哲家表示凭借其最大光罩尺寸封装方案与 SoIC 技术，有信心为客户提供最优选择。 在当前封装策略上，台积电明确 CoWoS 仍是主力方案。IT之家援引博文介绍，CoWoS 月产能将在 2026 年底达到 11.5 万至 14 万片晶圆， 并于 2027 年进一步攀升至约 17 万片。 台积电为满足 AI 芯片对先进封装的爆发式需求， 目前在台南和嘉义积极扩产。 展望下一代技术，魏哲家透露公司正积极推进 CoPoS 面板级封装研发。供应链消息显示，CoPoS 试点线已于今年 2 月完成主要设备安装，预计 6 月完成全线搭建。市场预期该技术最早将于 2028 至 2029 年量产，随后几年逐步扩大应用规模。 技术优势方面，CoPoS 采用面板级工艺，突破传统封装尺寸限制，提升单位面积产出效率，并降低整体封装成本。这一特性对 AI ASIC 和 GPU 等大芯片应用极具吸引力，有望成为台积电在超大规模芯片封装领域的关键武器。 与 Intel EMIB 技术相比，台积电的 CoWoS 已在 AI 加速器市场建立深厚生态，NVIDIA H100、A100 等主力产品均采用该方案。而 CoPoS 应对未来 AI 芯片对更高带宽和更大集成规模的需求，将进一步强化台积电在超大尺寸封装上的竞争力。
36氪获悉，华康医疗公告，公司与中国电子工程设计院股份有限公司组成的联合体，近日收到越润集成电路(绍兴)有限公司发出的《中标通知书》，确认联合体为“下一代异构集成先进封装技术及DDIC项目工程总承包”项目的中标供应商，中标范围主要涵盖A1厂房的洁净室装修及配套动力设施安装等。该项目中标价为1.06亿元，公司作为联合体牵头人，预计份额约为1.05亿元，占公司2024年度经审计营业收入的6.14%。
据报道，SK海力士将投资19万亿韩元建设新的芯片工厂，先进封装工厂将于四月开工建设。（财联社）
36氪获悉，据长电科技官微，2025年，公司先进封装业务相关收入达270亿元，创历史新高。