IT之家 4 月 28 日消息，科技媒体 sammyguru 昨日（4 月 27 日）发布博文，报道称三星 Exynos 2700 芯片为进一步优化散热， 计划创新使用 SBS（Side-by-Side）架构，并排布局内存与 SoC，大幅提升数据传输速度。 三星 Exynos 2600 芯片引入了 HPB（Heat Path Block，散热路径块）技术，在内存层上方进行散热，但其堆叠设计容易导致芯片层间积聚热量。 IT之家援引博文介绍，Exynos 2700 的 SBS 设计将散热器直接覆盖在并排的 RAM 和 SoC 上方。这种结构能有效避免热量在内部聚集，从而实现更高效的散热表现。 除了散热优化，新架构还将显著提升内存性能。由于 RAM 与 SoC 的物理距离缩短，数据传输路径更加紧凑。据报告显示， 这一设计有望将内存带宽提升 30% 至 40%。 在实际场景下，用户将体验到更快的应用启动速度、更流畅的多任务处理以及更佳的游戏体验。
IT之家 4 月 21 日消息，科技媒体 Wccftech 昨日（4 月 20 日）发布博文，测试 DDR5 HUDIMM 内存后，指出该标准虽然能降低成本，但带宽性能惨遭腰斩， 16GB HUDIMM 带宽不足 60GB/s，远低于标准 UDIMM 的 100GB/s。 IT之家曾于 4 月 19 日报道，英特尔为预算有限的用户提供低成本解决方案，联合合作伙伴推出名为 HUDIMM 的新型 DDR5 内存标准。 HUDIMM 全称为 Half-UDIMM，其核心设计原理是将标准内存模块的双 32-bit 通道精简为单 32-bit 通道，通过仅启用一半内存库来降低制造成本。首批产品预计提供 8GB 和 12GB 容量规格，在用户装机中支持与标准 UDIMM 混用。 在华硕的协助下，HKEPC 通过屏蔽标准 UDIMM 半数内存库模拟 HUDIMM 环境，并使用 AIDA64 缓存和内存基准测试软件测试和评估，测试结果如下： [8GB - 1 x 32-bit 单通道] 1 个 DIMM 插槽（已禁用）- 7200 MT/s 读取速度 32447 MB/s，写入速度 25195 MB/s，复制速度 26894 MB/s，耗时 87.7 纳秒 [16GB - 2 x 32-bit 单通道] 1 个 DIMM 插槽（非屏蔽）- 7200 MT/s 读取速度 58913 MB/s，写入速度 48800 MB/s，复制速度 52648 MB/s，耗时 85.7 纳秒 在单通道配置下，16GB 标准 UDIMM 读取带宽达 58.9GB/s，而转换为 8GB HUDIMM 后带宽骤降至 32.4GB/s，性能跌幅接近 50%。 双通道测试结果如下： [16GB - 1 x 32-bit 双通道] 2 个 DIMM 插槽（已禁用）- 7200 MT/s 读取速度 58928 MB/s，写入速度 48461 MB/s，复制速度 51473 MB/s，耗时 86.5 纳秒 [32GB - 2 x 32-bit 双通道] 2 个 DIMM 插槽（非屏蔽式）- 7200 MT/s 读取速度 106.02 GB/s，写入速度 93235 MB/s，复制速度 97522 MB/s，耗时 86.4 纳秒 测试结果表明，HUDIMM 在延迟方面并未出现明显劣化，测试中延迟稳定在 85 至 87 纳秒区间。 相关阅读： 《 内存危机逼出“半通道”：华擎、华硕主板支持 DDR5 32-bit HUDIMM 》
IT之家 4 月 21 日消息，科技媒体 Wccftech 昨日（4 月 20 日）发布博文，报道称 AMD 为了在硅光技术领域应对英伟达的竞争， 将与格罗方德（GlobalFoundries）合作开发下一代 Instinct MI500 AI 加速器的 MRM 共封装光学解决方案。 IT之家注：MRM 全称为 Micro-Ring Modulator，是一种关键的硅光子技术组件，用于高效转换电信号到光信号。该技术利用硅基材料制造微环结构，通过调制光波的相位或强度来传输数据。 共封装光学解决方案（Co-Packaged Optics，简称 CPO）通过减少对铜线的依赖，利用光信号传输数据，从而降低互连延迟并建立 CPU 与 GPU 间的高带宽连接。 基于最新披露的合作细节，格罗方德负责制造光子集成电路，日月光半导体（ASE）负责封装，而 AMD 去年收购的 Enosemi 公司，负责加速相关创新。 MI500 系列将基于比 MI400 更先进的 2nm 工艺打造，由台积电代工。 该加速器将采用 CDNA 6 架构，搭载 HBM4E 内存，其内存带宽将超越 MI400 的 19.6 TB/s。 消息称英伟达同样在推进 CPO 技术，其 Vera Rubin 加速器将采用台积电制造的 PIC，由矽品精密工业（SPIL）负责封装。 对于 Rubin Ultra，英伟达将优先采用 CPO 方案，未来 Feynman 世代 AI 加速器计划全面转向 CPO 技术，彻底淘汰近封装光学技术（NPO）方案。
长江证券电子行业资深分析师蔡少东表示：“HBM （高带宽内存）这个新的产品在过去三年其实完成了10倍以上的增长，我们可以看到2025年整个市场规模是在350亿美元，预计2027到2028年整个市场应该会突破1000亿美元。”“我们自己的判断是，在二季度合约的价格，有希望环比上涨30%到50%，有一些部分可能会比这更高。在下半年三四季度，整个存储的合约价涨幅会趋于收敛。” （央视财经）
作者 | 乔钰杰 编辑 | 袁斯来 近期，深圳远见智存科技有限公司发布其HBM3/3e高带宽存储芯片产品，提供12GB与24GB两种容量规格，带宽达819GB/s，对标JEDEC国际标准体系。 远见智存HBM3/3e产品规格（图源/企业） HBM（High Bandwidth Memory，高带宽存储）被视为当前AI算力体系中的关键组件之一。在大模型规模持续扩大、训练与推理负载提升的背景下，算力芯片与内存带宽之间的瓶颈问题愈发突出，业内通常将其称为“内存墙”。 HBM通过多层DRAM裸片堆叠及TSV（硅通孔）互连，实现较传统DDR更高的带宽与单位面积容量，已成为AI加速器与高性能计算系统的主流配置之一。据YOLE预测，2026年全球HBM市场规模将突破460亿美元，2030年有望接近1000亿美元，年复合增长率约33%。 此前，全球HBM市场长期由SK海力士、三星、美光三家厂商主导，占据超过95%的市场份额。 近年来，中国HBM相关产业链技术实力显著提升，市场普遍认为的多项瓶颈正在逐步突破，在这一背景下，远见智存的产品推进可视为国内厂商在HBM领域的重要阶段性进展。 此次发布的HBM3/3e产品，采用1024bit数据总线设计，相较DDR5的64bit接口实现数量级提升。产品具备两大差异化优势：其一，通过优化核心电路电压域设计，整体功耗降低20%；其二，采用TSV冗余性布局和可修复性设计，芯片制造良率提升约8%，可实现同等产能下节省近十分之一的晶圆成本。 远见智存HBM3/3e产品优势（图源/企业） 团队方面，远见智存成立于2023年，专注于高带宽存储芯片（HBM），创始团队自2016年前后即开始参与上一代HBM技术研发，是最早一批进入该领域的工程团队之一 。目前公司在国内设有多个研发中心，团队成员包括来自美光、尔必达等存储厂商的工程师，具备一定国际化背景。 业务模式上，公司采用“芯片设计+晶圆代工+封装测试”的Fabless模式，整套供应链均由中国供应商配套完成。值得注意的是，当前，国内存储芯片设计公司仍以传统DRAM为主，高端HBM领域参与者相对有限。 在此背景下，远见智存的HBM产品设计已覆盖从DRAM Die到Base Die的完整链路，且完整持有相关逻辑与存储部分的知识产权，核心研发设计能力较为突出。 应用侧，公司当前HBM3/3e产品已可应用于AI全产业的训练与推理场景。随着AI算力需求外溢，HBM也开始向车载计算、边缘设备等场景探索。目前远见智存已着手进行面向汽车车载、移动穿戴、具身智能及无人设备等场景的定制化开发，未来，低功耗、高可靠性、小容量高带宽等多元化产品将逐步落地。 从技术演进看，HBM仍在快速迭代。公司披露的产品演进路线显示，2027年将推出定制版HBM及HBM+HBF融合架构，面向大模型推理提供TB级容量方案；2028年计划推出HBM4/4e，单颗带宽提升至2.5TB/s；2029年规划推出HBM5及存内计算产品，探索“计算靠近数据”的架构方向。 远见智存 产品规划路线图（图源/企业）